2017年推出(chū)的(de)FAST 1.0規範主要(yào / yāo)支持OpenFlow交換，2018年推出(chū)的(de)FAST 2.0規範在(zài)優化流水線管理配置的(de)同時(shí)，擴展UDO模塊以(yǐ)支持IEEE 1588透明時(shí)鍾計算和(hé / huò)網絡測試儀（FAST-ANT）精準的(de)發包控制和(hé / huò)輸入分組時(shí)間戳标記。2019年FAST将進一步優化FAST 硬件流水線以(yǐ)及FPGA OS的(de)架構，推出(chū)3.0規範，以(yǐ)支持時(shí)間敏感網絡（TSN）的(de)交換需求。 一、需求背景      時(shí)間敏感網絡（TSN）是(shì)工業互聯網和(hé / huò)關鍵行業領域實現确定性交換的(de)重要(yào / yāo)手段。在(zài)2018年工信部發布的(de)《工業互聯網發展行動計劃（2018-2020）》中，明确提出(chū)“在(zài)汽車、航空航天、石油化工、機械制造、輕工家電、信息電子(zǐ)等重點行業部署時(shí)間敏感網絡交換機和(hé / huò)工業互聯網網關等新技術關鍵設備”。      近年來(lái)，IEEE 802.1工作組不(bù)斷推出(chū)新的(de)TSN标準，在(zài)802.1Q标準的(de)2018年版本中增加了(le／liǎo)大(dà)量對2014版本的(de)修訂，而(ér)針對2018版本的(de)更多TSN相關修訂還在(zài)制定過程中。由于(yú)ASIC芯片具有至少兩年的(de)研發周期，因此目前成熟的(de)網絡芯片難以(yǐ)符合最新的(de)TSN規範，FPGA在(zài)TSN市場内大(dà)有可爲(wéi / wèi)。 二、FAST 2.0規範的(de)不(bù)足      2018年6月推出(chū)的(de)FAST 2.0規範增加了(le／liǎo)用戶定義輸出(chū)控制（UDO）模塊規範，支持網絡接口對IEEE1588規範定義的(de)PTP分組（sync/delay_req/delay_resp）透明時(shí)鍾的(de)處理，然而(ér)FAST 2.0規範還難以(yǐ)全面支持TSN交換設備（TSN網絡接口控制器和(hé / huò)TSN交換機），主要(yào / yāo)表現在(zài)：    （1）缺乏FPGA内部多時(shí)鍾域的(de)時(shí)間同步機制
     FASTFPGA内部的(de)UM邏輯和(hé / huò)FPGA OS内部的(de)每個(gè)網絡接口的(de)收發邏輯處于(yú)不(bù)同的(de)時(shí)鍾域，FAST 2.0沒有提供這(zhè)些異步時(shí)鍾域中時(shí)間的(de)同步機制，因此難以(yǐ)精确計算PTP分組從UM發出(chū)時(shí)刻與該分組從網絡接口發出(chū)時(shí)刻之(zhī)間的(de)時(shí)間差值，造成時(shí)間同步的(de)誤差加大(dà)。    （2）FPGA OS和(hé / huò)UM之(zhī)間的(de)反壓機制難以(yǐ)支持分組的(de)确定性轉發
     FAST2.0與1.0一樣，UM與FPGA OS之(zhī)間采用單個(gè)優先級的(de)反壓流量控制機制，這(zhè)就(jiù)會造成分組在(zài)FPGA OS和(hé / huò)UM内部的(de)轉發延時(shí)不(bù)可控，特别是(shì)低優先級的(de)分組可能會阻塞時(shí)間敏感分組的(de)轉發延時(shí)，難以(yǐ)滿足TSN标準中的(de)CQF（cyclic queue forwarding）功能。    （3）缺少1588時(shí)間同步的(de)實現模型
     FAST2.0支持交換機的(de)透明時(shí)鍾操作，但難以(yǐ)支持1588同步中的(de)時(shí)鍾master和(hé / huò)slave端的(de)操作，缺少UM核心時(shí)鍾的(de)調整機制，因此無法支持TSN全網設備時(shí)間同步的(de)需求。 三、FAST 3.0的(de)特點      FAST 3.0在(zài)全面兼容FAST 2.0硬件UM和(hé / huò)UDO設計的(de)基礎上(shàng)，在(zài)以(yǐ)下兩個(gè)方面對FAST 2.0進行升級。    （1）FAST UM核心時(shí)鍾與外圍I/O時(shí)鍾同步方案
     由FAST UM維護核心時(shí)間計數器，在(zài)UM接口規範中增加全局時(shí)間輸出(chū)相關信号，支持FPGA OS中外圍接口時(shí)鍾域與UM内部的(de)核心時(shí)鍾進行同步。    （2）提供IEEE 1588同步master/slave模塊
     提供标準的(de)可插入FAST流水線中獨立工作的(de)IEEE 1588時(shí)鍾同步模塊，根據配置支持主時(shí)鍾工作模式和(hé / huò)從時(shí)鍾工作模式。    （3）修改FPGA OS實現架構
     取消FAST 2.0中UM發送端與UDO之(zhī)間的(de)FPGA OS邏輯，将UM發送端直接連接不(bù)同輸出(chū)接口的(de)UDO模塊。取消UDO到(dào)UM的(de)流控反壓信号，使得用戶可以(yǐ)完全控制從UM發送分組到(dào)接口MAC層輸出(chū)的(de)延時(shí)，便于(yú)支持TSN的(de)輸出(chū)調度。    （4）擴展UDO的(de)接口信号
     在(zài)UDO的(de)接口信号中增加與核心UM中全局時(shí)間計數器的(de)同步信号，支持UDO時(shí)間與UM時(shí)間同步，便于(yú)計算分組從UM發送到(dào)接口輸出(chū)的(de)延時(shí)，用于(yú)實現PTP協議分組中透明時(shí)鍾字段的(de)修正。 四、下一步計劃      2019年1月底：完成FAST 3.0 UM和(hé / huò)UDO規範草案的(de)制定；
     2019年2月底，面向TSN交換機和(hé / huò)智能網卡控制面軟件的(de)開發需求，在(zài)提出(chū)對現有FAST的(de)UA軟件架構進行進一步修訂的(de)方案；
     2019年3月底，基于(yú)openbox-S4完成TSN交換的(de)基本功能演示。
     歡迎關注并提出(chū)寶貴意見。
附： FAST規範的(de)比較